1速度测量
目前在以光电编码器构成的测速系统中，常用的数字式转速测量方法有三种：M法（频率法）、T法（周期法）、M/T法（频率/周期法）。M法是在既定的检测时间内，根据测量所产生的转速脉冲信号个数来确定转速；T法是根据测量相邻两个转速脉冲信号的时间来确定转速；M/T法是根据同时测量检测时间和在该时间内的转速脉冲信号个数来确定转速，能实现很宽的速度范围内等精度的速度测量。
笔者所设计的控制仪表中转速测量采用M/T法。
专门介绍和分析M/T法原理的文章很多，这里只作简单介绍，着重介绍一下具体电路的实现。
转速测量电路的实现，可以采用单片机，但是实现M/T法测速，要占用3路计数器，而单片机片内资源有限；再者为了减少测速时间，应提高标准时钟脉冲频率，这又受到了单片机最高计数频率的限制。
所以采用CPLD器件和单片机共同组成测速模块。
转速测量电路主要由以下3部分组成：
（1）信号整形电路：用于待测速度信号的放大和整形，以便作为CPLD器件的输入信号；（2）测频电路：测速的核心电路模块，由CPLD器件担任；（3）单片机电路模块：用于控制CPLD的测频操作和速度的计算，单片机的P0口直接读取测试数据，P2口向CPLD发控制命令。
等精度测速的实现方法可以简单地用1和2来说明。1中，预置门信号TSET由单片机发出，TSET的时间宽度对测量精度的影响较小，这里设其宽度为Tpr.FS是标准频率信号输入端，FX是测速码盘脉冲信号的输入端，这2路信号分别输入到2个可控的16位高速计数器中。计数器的计数允许端ENA高电平有效，设标准信号频率为Fs，测速信号的频率为Fx.
测速开始前，先发出一个清零信号CLR，将2个计数器和D触发器置0，然后由单片机发出允许测频的命令，即令预置门信号TSET为高电平（将和联系起来看），这时D触发器要一直等到被测速度信号的上升沿通过时，Q端才被置1（即START端变为高电平），与此同时，将同时启动2个计数器开始计数。
在此期间，2个计数器分别但同时对被测速度信号（频率为Fx）和标准频率信号（频率为Fs）计数。当时间到Tpr后，预置门信号TSET被单片机置为低电平，但此时2个计数器仍没有停止计数，一直等到随后而至的被测速度信号的脉冲上升沿到来时，才通过D触发器将这2个计数器同时关闭。由可见，TSET信号的宽度和发生的时间都不会影响计数使能信号START，允许计数的周期总是恰好等于被测速度信号Fx的完整周期数，这是确保Fx在任何频率条件下都能保持恒定精度的关键。而且，TSET宽度的改变以及随机出现的时间造成的误差最多只有Fs信号的1个周期，如果Fs由精确稳定的晶体振荡器（10MHz）发出，则任何时刻的绝对测量误差只有10-7s.
设在1次预置门时间Tpr中，被测速度信号计数值为Nx，标准信号的计数值为Ns，则有：Fx/Nx=Fs/Ns（1）测得的转速频率为Fx=（Fs/Ns）Nx（2）测速轮转速为n=Fx/P（3）式中：P为测速光电编码器1周的脉冲数。将转速n折算成胶带的线速度为v=2rn=2rFsNxNsP（m/s）（4）式中：r为测速轮半径，m.
最后通过控制SEL选择信号和32位到8位的多路转换器MAX32-8（见1），将2个计数器中的2个16位的计数值分4次读入单片机，再按（4）式计算出带速。
用1片ALTRA的CPLD电路EPS7064，在片内设置2个相同的独立16位计数器（COUNT0、COUNT1）。每个计数器都有自己的时钟输入CLK、计数器输出OUT和门控信号GATE，通过编程设置工作方式。当GATE端为高电平时，允许计数；当GATE端为低电平时，禁止计数。采用MAXPLUSIIEDA开发平台，利用其功能元件库中的计数器IP模块，编程方便。这种方案的优点是可以减轻CPU的负担，减少对CPU内部资源的占用。
2荷重检测
影响胶带秤计量精度的另一个主要因素是荷重的动态检测。由于胶带秤一般处于长期连续的工作状态，在信号的放大、A/D转换通道设计中，稳定性和抗干扰性能是首先要考虑的问题。因此，放大电路选用了自稳零斩波放大器ICL7650.这里着重讨论胶带秤仪表中A/D转换的实现。基于稳定性的考虑，选用V/F电压/频率转换器来实现A/D转换，并对其常规用法作了改进。本设计选用V/F转换器中高性能芯片AD652.该芯片采用外部时钟控制，消除了内部时钟方式中阻容器件的稳定性对精度的影响。该芯片的最高输出频率可达2MHz，非线性误差仅为0.002%.
用V/F转换器实现的A/D转换可以达到非常高的分辨率，但这是以牺牲时间为代价的。可估算一下，如采用1M输出的V/F转换器，就是1s输出1000K计数值，1ms输出1K计数值，近似于10位A/D转换值。10ms输出10K计数值，50ms输出为50K计数，接近16位A/D转换值：65535.
由此看出要提高A/D的转换速率，只有提高V/F转换器的频率输出值。提高输出频率又带来了新的问题，用V/F转换器完成A/D转换，需要1个定时器和1个计数器，计数器的计数频率限制了V/F器件输出频率的提高。如果采用51系列单片机内部的计数器，计数器的最高计数频率为单片机工作频率的1/24，如采用12MHz的晶振，它的最高计数频率只能达到0.5M，所以采用CPLD器件组成高速计数器，对AD652输出的1M脉冲进行计数。
AD652的最高输出频率可达2M，选用1M的频率是出于对V/F输出线性的考虑。
上面分析了提高A/D转换速度从硬件上的考虑，从上述M/T法测速中还可得到如下启发，即直接采用和测速环节相同的硬件逻辑，将测速信号换成V/F转换器AD652的输出脉冲信号，在数据处理上也和测速中的频率测量方法相同。按（2）式计算出被测频率。这样在保证转换精度的前提下，使由V/F变换器组成的A/D转换器的转换速度得以提高。如采用10MHz的高精度晶振作为标准频率源，测量周期Tpr设定为10ms，也就是A/D转换的时间，完成16位的A/D转换，绝对测量频率误差只有10-7s，而转换速度比传统的算法提高了5倍。
3输出通道设计
电子胶带秤在工业现场应用时，往往作为测控系统或配料系统的一部分。这就要求控制仪表不但要有显示输出，还要由和其它系统相连接的数字量和模拟量输出接口。电子胶带秤控制仪表的模拟量输出通道，通常为010mA或420mA的电流输出形式。对于配料秤，要将PID调节器的输出控制信号传输到胶带驱动电动机的变频器，以控制胶带的瞬时流量跟随设定值；对于计量秤，要输出和流量成线性关系的电流模拟信号，作为其它控制设备的输入控制信号。对模拟量输出接口的要求，一个是精度的要求，另一个是可靠性的要求。
在智能化仪表中，由于采用了以CPU为核心的数字化处理技术，仪表的输出通道要完成数字量到模拟量的转换。为了满足可靠性的要求，输出通道要采用隔离技术，以防止现场的干扰信号污染到仪表。尽管DAC和电压电流变送技术早已广泛地应用在仪表中，但随着IC技术的发展，各种新的、更有特色的专用IC芯片的出现，使输出通道的性能得到了进一步的提高，而成本得到了降低，同时给设计提供了更多的方便性和灵活性。如近年来串行ADC和DAC越来越多地应用于计算机测控系统的控制和数据采集中，这种芯片将传统的CPU数据总线连接减少到23根CPU口线。这就大大降低了信号隔离的成本，可以淘汰昂贵的模拟信号隔离放大器或线性光隔，代之以便宜的数字光隔。
用SPI接口的DAC芯片MAX538和V/I变送芯片AD694组成的模拟输出通道如所示。和CPU的连接只需3根口线，其中的数据线和时钟线还可和其它同类型接口芯片共用，只用3个数字光隔即可完成隔离，成本很低。
MAX538是单电源、低功耗、电压输出12位串行DAC，具有8引脚DIP/SO封装，最大串行时钟频率为14MHz，数字更新频率为877kHz.
AD694是单片大信号输入电压/电流变换器。
电流输出可以设置成标准的420mA环路电流，其输入可通过对管脚的不同连接来实现02V、010V等范围的变换。该芯片具有很高的线性度，仅有0.002%的典型非线性度。
MAX538的满度输出电压为2V，而AD694可以接成2V输入，同时AD694片内又可提供MAX538需要的2V参考电压，所以2个芯片共同使用可以配合得非常好，电路简捷，不须调试就可达到很高的精度。
4仪表结构的优化
电子胶带秤往往作为计量或配比控制系统中的一个组成部分，安装在工业现场，而胶带秤控制仪表一般要安装在集中控制室中。两者之间的距离近则数十米，远则数百米。因此，传感器和控制信号的传输是必须要考虑的一个问题。
传统的方法是采用电流环的方式传送荷重传感器信号、测速传感器信号和变频器速度给定信号，每台胶带秤需要远距离传送的信号线路为3对。而笔者设计的仪表采用分体式结构，将仪表的测量控制部分和人机界面分开，将仪表的控制部分放在现场的秤体旁边，做成一个密闭的机箱，这部分除了没有人机操作界面外，是一个完整的可以独立工作的胶带秤控制系统。它的计量数值通过RS485数字通信接口远传到集中控制室内的仪表或计算机，现场只完成数据的显示和胶带秤工作参数的设定。这种方案即使有十几台电子胶带秤，远传信号线也只有1对，传送距离比电流环方式更远，也简化了设计、降低了成本，便于维护。
5结语
以上介绍的胶带秤控制仪表的优化设计方法，均已在实际设计中采用，并取得了良好的效果。