为了提高仪器仪表系统的精度，数模转换器的性能已经突破16位，而以前必须采用笨重、昂贵、慢速的Kelvin-Varley分压器才能达到这一性能水平。
然而，随着时间的推移，市场和技术不断发展，关于精密数模转换器的定义也已发生变化。半导体处理技术、DAC设计和校准技术的发展使高线性度数模转换器成为可能。这种转换器不仅稳定性好、建立时间短，而且能提供优于1ppm的20位性能。这类小型IC保证性能规格，无需校准且简单易用。
1ppmDAC的应用范围覆盖从医疗MRI系统中的梯度线圈控制到质谱测定、测试和测量应用中的精密源和定位。
性能指标
图1所示电路提供1ppm性能，其关键技术指标是积分非线性度、微分非线性度和0.1Hz至10Hz峰峰值噪声。
[attach]48886[/attach]
图1中，U1是一个具有1ppm线性度指标的20位DAC。U2是一个精密双通道放大器，用作DAC基准电压输入的驱动-检测缓冲器。U3是一个精密输出缓冲器，用于驱动负载，其关键要求与基准电压缓冲器相似，其中包括低噪声、低失调电压、低漂移和低输入偏置电流。
虽然有1ppm以下的精密元件可供使用，但构建1ppm系统并非易事，不可等闲视之。1ppm精度电路中的主要误差源为噪声、温度漂移和热电电压。
*噪声
为实现真正的1ppm系统，必须将噪声降至最低水平。U1的噪声频谱密度为7.5nV/vHz。U2和U3的额定噪声密度为2.8nV/vHz，远远低于DAC的噪声贡献。
宽带噪声可以通过滤波消除，但0.1Hz至10Hz范围内的低频噪声(1/f)却无法滤除。要尽量降低这一噪声，最有效的方法在于器件优化和选择。U1在0.1Hz至10Hz带宽下产生0.6μVp-p噪声，远低于1LSB（对于±10V输出，1LSB=19μV）。系统中1/f噪声的设计目标值应为0.1LSB或2μV左右。信号链中的三个放大器在电路输出端总共产生大约0.2μVp-p的噪声。加上U1的0.6μVp-p噪声，预计总1/f噪声为0.8μVp-p。
*温度漂移
温度漂移是精密电路中的另一个主要误差源。U1的温度系数为0.05ppm/℃。U2的漂移系数为0.6μV/℃，即总体会向电路中引入0.03ppm/℃的漂移。同时U3再贡献0.03ppm/℃的输出漂移，这样三者相加后为0.11ppm/℃。对于调节和增益电路，建议使用低漂移、热匹配电阻网络，如Vishay的300144Z和300145Z。
*热电电压
热电电压是塞贝克（Seebeck）效应的结果：异质金属结面处会产生与温度相关的电压。所产生的电压在0.2μV/℃（铜-铜结面）至1mV/℃（铜-铜氧化物结面）之间。
热电电压表现为与1/f噪声相似的低频漂移。使所有连接保持整洁，消除氧化物，并且屏蔽电路使其不受气流影响，可以大幅降低热电电压。下图显示了开放式电路与屏蔽式电路在电压漂移上的差异。
[attach]48887[/attach]
开放式系统和封闭式系统的电压漂移与时间关系
长期稳定性
精密模拟IC虽然很稳定，但确实会发生长期老化变化。DAC的长期稳定性一般好于0.1ppm/1000小时，但老化不具累积性质，而是遵循平方根规则。若某个器件的老化速度为1ppm/1000小时，则2000小时老化2ppm，3000小时老化3ppm，依此类推。一般地，温度每降低25°C，时间就会延长10倍；因此，当工作温度为100°C时，在10000小时的期间（约60星期），预计老化为0.1ppm。以此类推，在10年期间，预计老化为0.32ppm。
电路构建和布局
在注重精度的电路中，精心考虑电源和接地回路布局有助于确保达到额定性能。在设计PCB时，应采用模拟部分与数字部分相分离的设计，并限制在电路板的不同区域内。
必须采用足够大（10μF）的电源旁路电容，与每个电源上的0.1μF电容并联，并且尽可能靠近封装。这些电容应具有低等效串联电阻和低等效串联电感。各电源线路上若串联一个铁氧体磁珠，则可进一步降低通过器件的高频噪声。
电源线路应采用尽可能宽的走线，以提供低阻抗路径，并减小电源线路上的毛刺噪声影响。时钟等快速开关信号应利用数字地屏蔽起来，以免向电路板上的其它器件辐射噪声，并且绝不应靠近基准输入或位于封装之下。避免数字信号与模拟信号交叉，且它们在电路板相反两侧上的走线应彼此垂直，以减小电路板的馈通影响。
构建1ppm模数转换解决方案
一种典型的现代1ppm模数转换解决方案由两个16位数模转换器构成——一个主DAC和一个辅助DAC。其输出经缩放和组合后产生更高的分辨率。主DAC输出与经衰减的辅助DAC输出相加，使辅助DAC填补主DACLSB步长之间的分辨率间隙。
组合后的输出需要具备单调性，但线性度无需极高，因为高性能是通过精密模数转换器的恒定电压反馈取得的，该转换器会校正固有的元件误差。因此，电路精度受ADC的限制而不受限于DAC。然而，由于要求恒定电压反馈以及不可避免的环路延迟，这种解决方案速度较慢，建立时间可能长达数秒。
尽管这种电路能够取得1ppm的精度，但设计难度较大，很可能需要重复设计多次，而且需要通过软件引擎和精密ADC来实现目标精度。为了保证1ppm的精度，ADC还需进行校准，因为目前市场上还没有保证1ppm线性度的ADC。此处所示框图只是概念的展示，真实的电路要复杂得多，涉及多个增益、衰减和求和级，并包括许多元件。
同时还需要数字电路，以方便DAC与ADC之间的接口，更不用说用于误差校正的软件了。